ソニー、スマホ向け新型CMOSセンサー開発！歪みを抑えた写真やスーパースロー動画撮影が可能

GAPSIS編集部 2017年2月8日

ソニー及びソニーセミコンダクタソリューションズは7日、業界で初となるDRAMを積層した3層構造の積層型CMOSイメージセンサーを開発したと発表した。ソニーの小型の裏面照射型CMOSイメージセンサーは今や多くのスマートフォンに搭載されているだけに、新型の登場や機能・性能改善は大きなニュース。

＜▲左：従来の積層型CMOSイメージセンサー、
右：新開発のDRAM積層の3層積層型CMOSイメージセンサー＞

今回開発された新型は、従来の裏面照射型画素部分と信号処理回路部分との2層構造に、さらにDRAMを積層したもの。合計で3層構造となる。下に掲載した断面構造図を参照してほしい。

＜▲図：DRAM積層の3層積層型CMOSイメージセンサーの断面構造＞

高速かつ低消費電力、容量1G bitのDRAMを積層することで、1930万画素サイズの静止画1枚を従来比で約4倍の速度で読み出すことが可能となっている。具体的な秒数で言えば8.478msec。1710万画素の静止画に至ってはより短い時間の6.962msecで読み出すことが可能だ。

これによって、画素の行毎の読み出し時間のズレを抑えることができる。また、露出時間を制御するメカニカルシャッターの無いスマートフォンのカメラでも、動きの速い被写体の撮影時に起こりやすいフォーカルプレーン歪みを抑えた静止画の撮影が可能になるという。こうした歪みのある写真を見かけたことは多くの方があるはず。

下に掲載した例でわかるように、新開発品では歪みが抑えられている。